深圳市瑞明通讯设备有限公司 
联 系 人：张小姐 
联系手机：13600160663 

安捷伦Agilent N4906A 3.6 Gb/s通用比特误码率测试仪
N4906A串行误码仪是一款专为高速数字通信器件和系统打设计3.6 Gb/s通用比特误码率测试仪。对于研发用户而言，N4906A通过采用最纯的信号波形、直观的用户界面和自动抖动测量软件，快速、***地提供测量结果。对于制造商而言，由于操作人员可以很快就学会N4906A的操作、同时，它的价格也很有竞争力并能进行快速的自动调整，所以它是既省时又省钱的测试方案。
Agilent N4906A3.6 GB/s串行比特误码分析仪（包括所有产品选件）将于2005年4月30日停产，并由Agilent N4906B选件0033.6 Gb/s通信比特误码分析仪所取代。后继产品N4906B选件003将于2005年5月1日上市。但Agilent N4906A仍然具有5年的支持期（从最后一批产品发运起），一直延续至2010年4月。
•50 Mb/s 至3.6 Gb/s （只使用内置的合成信号源时的速率为3.0 Gb/s）
•小于42 ps的上升时间和纯净的信号波形
•达到全部比特周期的时钟/数据延迟范围( 适用于低速测试)
•8 Mbit 码型存储器
•GPIB, LAN (Ethernet), 并行打印机端口
•键盘和鼠标
•包括误码率扫描/浴缸抖动和Q因数测试软件

N4916B De-emphasis Signal Converter with Optional Clock Multiplier
Accurate characterization of multi-gigabit serial interfaces using signal de-emphasis:
· Adjustable de-emphasis for one pre- and 2 post-cursors of 0 to 12 dB
· Supports data rates from 660 Mb/s to 14.2 Gb/s
· Tolerates non-balanced patterns
· Transparent to jitter
· Flexible usage as front-end for J-BERT N4903B, ParBERT 81250A or other pattern generators
· Optional Clock Multiplier(opt. 001)
· Small size
· Programmable via J-BERT N4903B or stand-alone
Description
Why is signal de-emphasis needed?
The de-emphasis technique is used in the transmission of digital electrical signals at gigabit data rates. De-emphasis is a signal pre-distortion to compensate for signal degradations that occur when transmitting electrical signals with gigabit rates over PC board traces, backplanes, or long cables. With the next generation of serial bus standards operating above 5 Gb/s, sophisticated de-emphasis with multi-tap Finite Impulse Response (FIR) filtering will be needed.
Many popular high-speed digital interfaces use de-emphasis, such as PCI Express, SATA, USB3, QPI, IEEE 802.3 backplanes (10GBASE-KR, 40GBASE-KR4).
What does the N4916B offer?
The new N4916B de-emphasis signal converter enables R&D and test engineers to accurately emulate transmitter de-emphasis.
The N4916B can emulate transmitter de-emphasis with one pre- and two post-cursors and individually adjustable de-emphasis levels of up to 12.0 dB. With its DC-coupling it tolerates unbalanced pattern streams that often occur in training sequences. The N4916B is designed to be transparent to jitter when stimulated with jitter on data and clock signal, enabling emulation of real-world de-emphasis and jitter conditions that a receiver is expected to tolerate. De-emphasis can also be used to compensate for distortions caused by cables, fixtures or test boards in the test set for more precise device characterization results.
The new De-emphasis Signal Converter can be used as front-end for J-BERT N4903B, ParBERT or other gigabit pattern generators. It is controlled via its USB interface from the J-BERT N4903B user interface or from a stand-alone user interface with programming examples.
What does the the clock multiplying option of N4916B offer?
The clock multiplier option enables error counting and error analysis of devices using half-rate clocking. The full-rate clock is needed to use the error, eyeor jitter analysis capabilities of J-BERT N4903B.